折叠式共源共栅放大器设计：深入解析与优化策略
在现代集成电路设计中，高性能模拟放大器是不可或缺的核心组件。其中，折叠式共源共栅放大器因其独特的结构和优异的性能，在运算放大器（Op-Amp）、模数转换器（ADC）、数模转换器（DAC）以及各种传感器接口电路中扮演着至关重要的角色。本文将围绕折叠式共源共栅放大器设计这一核心关键词，从其工作原理、主要优势、关键设计考量到实际应用和优化策略进行全面而深入的探讨。
什么是折叠式共源共栅放大器？
折叠式共源共栅放大器（Folded Cascode Amplifier）是一种两级增益放大器架构的变体，它巧妙地结合了共源放大器（Common Source）的高输入阻抗特性和共栅放大器（Common Gate）的高输出阻抗及高频率特性。与传统的级联式共源共栅（Telescopic Cascode）结构不同，折叠式结构通过将输入级的输出电流“折叠”到另一个电源轨，利用电流镜将电流重新导向共栅级，从而允许输入晶体管和共栅晶体管使用不同类型的（N型或P型）MOSFET，这为提高输出电压摆幅带来了显著优势。
- 核心特性： 高开环增益、高输出阻抗、优良的频率响应、较大的输出电压摆幅。
- “折叠”的含义： 指的是信号电流方向的改变，即输入级的输出电流通过电流源或电流镜“拐弯”流向共栅级。
为何选择折叠式共源共栅放大器？其主要优势
选择折叠式共源共栅放大器而非其他放大器架构，通常是基于其以下几个显著优势：
- 更大的输出电压摆幅： 这是折叠式结构最突出的优点。由于输入级晶体管与共栅级晶体管不直接堆叠在同一条电流路径上，它们各自的漏源电压（VDS）可以独立设置，从而为输出电压留下了更大的裕度，使其能够更接近电源轨。在低电压供电场景下，这一优势尤为关键。
- 较高的开环增益： 与传统共源放大器相比，共栅级有效地增加了输出阻抗，从而显著提升了放大器的总增益（A_v ≈ gm * R_out）。
- 良好的频率响应： 共栅级具有很高的带宽，因为它没有密勒效应引起的输入电容。虽然折叠式结构引入了额外的电流镜，但通过精心设计，仍能保持较宽的带宽。
- 更好的共模抑制比（CMRR）和电源抑制比（PSRR）： 对于差分输入折叠式共源共栅放大器，其差分输入结构和高输出阻抗有助于抑制共模信号和电源噪声。
- 对输入共模电平的灵活性： 输入晶体管和共栅晶体管可以采用不同类型的MOSFET（例如，N型输入P型共栅，或P型输入N型共栅），这使得输入共模电压范围可以设计得更宽。
- 相对较低的噪声： 尽管比简单的共源放大器复杂，但通过优化晶体管尺寸和偏置电流，可以实现良好的噪声性能。
折叠式共源共栅放大器的工作原理与基本结构
理解其工作原理是进行折叠式共源共栅放大器设计的基础。以一个典型的N型输入差分折叠式共源共栅放大器为例，其基本结构包含以下几个关键部分：
输入差分对
通常由两个匹配的NMOS晶体管（M1, M2）构成，其栅极作为差分输入端（Vin+, Vin-）。它们将输入电压转换为差分电流信号。
电流源/电流镜
这是“折叠”发生的核心。输入差分对的漏极电流通过两个大的P型MOSFET（M3, M4）作为电流源（或负载）或直接进入电流镜。这些P型MOSFET将输入差分对的输出电流“拉”向下，并改变其方向，使其流入下一级的N型共栅晶体管。
共栅级
由两个NMOS晶体管（M5, M6）构成，其源极连接到电流镜的输出，栅极连接到一个固定的偏置电压（Vbias_cascode），漏极连接到输出端。共栅级的主要作用是提高输出阻抗和隔离输入级与输出负载，从而提升整体增益和带宽。
偏置电路
为所有晶体管提供稳定的直流偏置电流和电压，确保它们工作在饱和区，并设定所需的静态工作点。
工作流程简述： 输入差分信号导致M1和M2的漏极电流发生差分变化。这些变化的电流被“折叠”晶体管（M3/M4）捕获，并作为共栅晶体管（M5/M6）的源极电流输入。共栅晶体管将这些电流转换为输出电压，同时保持高输出阻抗，以获得高电压增益。由于M1/M2与M5/M6不是直接串联，输出节点的Vds可以有更大的摆幅。
核心设计考量：实现高性能折叠式共源共栅放大器
成功的折叠式共源共栅放大器设计需要综合考虑以下关键参数和特性：
1. 开环增益（Open-Loop Gain）
- 决定因素： 主要取决于输入对的跨导（gm_in）和输出总阻抗（R_out）。R_out是共栅级输出阻抗和其负载阻抗的并联。
- 优化：
- 增大输入晶体管的宽度（W）以提高gm。
- 增加共栅晶体管的尺寸以提高其输出阻抗。
- 确保所有晶体管工作在饱和区，且沟道长度调制效应（λ）最小化。
- 使用高输出阻抗的偏置电流源。
2. 输出电压摆幅（Output Voltage Swing）
- 决定因素： 由输出节点上、下所有串联晶体管的最小过驱动电压（V_ov = VGS - Vth）之和决定。
- 优化：
- 选择合适的偏置电流和晶体管尺寸，以最小化V_ov，同时保证足够的gm。
- 折叠式结构本身就具有先天优势，但仍需确保电源轨到共栅晶体管源极的电压足够让中间电流镜晶体管保持饱和。
3. 带宽与稳定性（Bandwidth & Stability）
- 决定因素： 主极点由输出节点的大电容和高阻抗决定。次极点可能来自内部节点或共栅节点。
- 优化：
- 频率补偿： 对于高增益放大器，通常需要进行频率补偿以确保稳定性。最常见的方法是米勒补偿（Miller Compensation），通过在输出和内部节点之间添加一个补偿电容（Cc）。这会引入一个主极点和一个零点。
- 零点抵消： 可以通过在米勒补偿电容上串联一个电阻（Rz）来抵消由米勒补偿引入的非主导零点，从而提高相位裕度。
- 合理布局： 减小寄生电容，特别是输出节点和高阻抗节点的寄生电容。
4. 功耗（Power Consumption）
- 决定因素： 主要由偏置电流和电源电压决定。
- 优化：
- 权衡增益、带宽和功耗。更高的增益和带宽通常意味着更大的电流。
- 在满足性能指标的前提下，尽量选择最小的偏置电流。
5. 噪声性能（Noise Performance）
- 决定因素： 主要来源于晶体管的热噪声和闪烁噪声（1/f噪声）。输入差分对是主要的噪声贡献者。
- 优化：
- 增大输入晶体管的尺寸（W/L），可以降低热噪声。
- 避免过小的L，因为闪烁噪声与1/L^2成反比。
- 选择合适的偏置电流，避免过低的电流导致噪声占主导。
- 确保共栅晶体管和电流镜晶体管的噪声贡献尽可能小。
6. 共模抑制比（CMRR）与电源抑制比（PSRR）
- 决定因素： 差分输入对的匹配程度、尾电流源的输出阻抗、以及对电源轨变化的抑制能力。
- 优化：
- 精心设计尾电流源，使其具有尽可能高的输出阻抗。
- 晶体管的良好匹配是提高CMRR的关键。
- 折叠式共源共栅结构本身对PSRR有较好的表现，通过增加共栅晶体管的源极电压对电源波动的隔离。
折叠式共源共栅放大器设计步骤与优化策略
一个典型的折叠式共源共栅放大器设计流程如下：
- 定义设计规格： 确定所需的增益、带宽、输出摆幅、功耗、噪声等指标。
- 选择晶体管类型与电源电压： 根据工艺和应用需求，选择NMOS/PMOS，并确定电源电压。
- 确定输入差分对尺寸（M1, M2）： 根据噪声、输入跨导和输入共模范围要求，初步确定W/L。
- 设计偏置电流源： 确定尾电流（Itail），并设计能提供稳定、高输出阻抗的电流源。
- 设计电流镜/折叠级（M3, M4）： 确保它们在饱和区工作，并提供足够的电流以偏置共栅级。考虑W/L匹配以确保电流复制的准确性。
- 设计共栅级（M5, M6）： 根据所需的输出阻抗和电压摆幅要求，确定W/L和偏置电压。
- 输出级设计（可选）： 如果需要驱动大负载或进一步提高输出摆幅，可能需要增加一个独立的输出缓冲级。
- 频率补偿设计： 根据增益带宽积和相位裕度要求，选择合适的补偿方案和补偿电容/电阻值。
- 仿真与迭代： 使用SPICE等电路仿真工具进行全面的性能验证，包括直流、交流、瞬态、噪声仿真。根据仿真结果，调整晶体管尺寸、偏置电压和补偿参数，进行多次迭代优化。
- 版图设计与寄生提取： 完成版图设计，并进行寄生参数提取，然后进行后仿真验证，以确保寄生效应不会严重影响性能。
优化策略：
- 电流缩放： 增加或减小偏置电流可以同时影响增益、带宽、功耗和噪声。
- 尺寸调整： 调整W/L比可以改变晶体管的跨导、输出阻抗和本征频率。
- 偏置电压精调： 微调共栅晶体管的偏置电压可以优化其Vdsat和输出阻抗。
- 布局优化： 减小寄生电容和电阻，尤其是对高阻抗节点和信号路径。
- 多级放大器： 对于极高增益需求，可以考虑在折叠式共源共栅放大器之后再添加一个共源放大级或推挽式输出级。
应用领域
折叠式共源共栅放大器因其卓越的性能，广泛应用于以下领域：
- 高增益运算放大器（Op-Amps）： 作为高性能运算放大器的输入或第一增益级。
- 模数转换器（ADCs）和数模转换器（DACs）： 作为采样保持电路、缓冲器或比较器中的关键放大器。
- 模拟滤波器： 构建高Q值、高线性度的有源滤波器。
- 传感器接口电路： 用于放大微弱的传感器信号。
- 射频集成电路（RFICs）： 在一些中低频的RF前端应用中，作为LNA或混频器。
挑战与局限性
尽管折叠式共源共栅放大器具有诸多优点，但在折叠式共源共栅放大器设计过程中仍面临一些挑战和局限性：
- 晶体管数量增加： 相比简单的共源放大器，折叠式结构需要更多的晶体管，这意味着更大的芯片面积和更高的功耗。
- 偏置复杂度： 需要更复杂的偏置电路来为所有晶体管提供稳定的偏置电压和电流。
- 额外的噪声源： 折叠路径上的电流镜晶体管也会引入额外的噪声，尽管通常输入差分对是主要的噪声源。
- 设计复杂性增加： 更多的晶体管和节点意味着在稳定性分析、寄生效应管理上需要更细致的设计。
- 输出电阻有限： 虽然相对于共源级有显著提升，但在某些极高增益应用中，可能仍需进一步增加输出阻抗或增加增益级。
常见问题解答（FAQ）
以下是一些关于折叠式共源共栅放大器设计的常见问题：
Q1: 如何提高折叠式共源共栅放大器的增益？
A1: 提高折叠式共源共栅放大器的增益主要通过两种方式：一是增大输入差分对的跨导（gm），可以通过增大输入晶体管的宽度（W）实现；二是增大输出总阻抗（R_out），这可以通过延长共栅晶体管的沟道长度（L）或使用更高输出阻抗的电流镜负载来实现。
Q2: 为何折叠式共源共栅放大器比传统共源共栅放大器输出摆幅更大？
A2: 传统（Telescopic）共源共栅放大器中，输入晶体管和共栅晶体管是垂直堆叠的，这限制了它们上方电源轨和下方地线之间的电压裕度，从而导致输出摆幅受限。而折叠式结构通过将输入级的输出电流“折叠”到另一电源轨，使输入晶体管和共栅晶体管不再直接堆叠，从而为输出节点留出了更大的电压空间，使其能够更接近电源轨，实现更大的输出摆幅。
Q3: 如何确保折叠式共源共栅放大器的稳定性？
A3: 确保折叠式共源共栅放大器稳定性的关键在于频率补偿。由于其高增益和多极点特性，通常需要米勒补偿（通过在输出和高阻抗内部节点之间添加补偿电容Cc）来创造主极点，降低增益带宽积。有时还会串联一个电阻来抵消非主导零点，从而提高相位裕度。
Q4: 折叠式共源共栅放大器在哪些应用中表现优异？
A4: 折叠式共源共栅放大器特别适用于需要高增益、大输出电压摆幅和良好频率响应的应用，例如高精度运算放大器、需要低电源电压下工作的电路、模数/数模转换器中的放大级、以及各种高性能模拟信号处理链路。
Q5: 折叠式共源共栅设计有哪些主要挑战？
A5: 主要挑战包括：相比简单放大器，晶体管数量更多，导致芯片面积和功耗增加；偏置电路设计更复杂，需要确保所有晶体管工作在理想区域；引入额外的电流镜晶体管可能增加噪声贡献；以及在确保高增益和宽带宽的同时，管理多个内部节点以保证稳定性的复杂性。
