摺疊式共源共柵放大器設計：深入解析與優化策略
在現代集成電路設計中，高性能模擬放大器是不可或缺的核心組件。其中，摺疊式共源共柵放大器因其獨特的結構和優異的性能，在運算放大器（Op-Amp）、模數轉換器（ADC）、數模轉換器（DAC）以及各種傳感器接口電路中扮演着至關重要的角色。本文將圍繞摺疊式共源共柵放大器設計這一核心關鍵詞，從其工作原理、主要優勢、關鍵設計考量到實際應用和優化策略進行全面而深入的探討。
什麼是摺疊式共源共柵放大器？
摺疊式共源共柵放大器（Folded Cascode Amplifier）是一種兩級增益放大器架構的變體，它巧妙地結合了共源放大器（Common Source）的高輸入阻抗特性和共柵放大器（Common Gate）的高輸出阻抗及高頻率特性。與傳統的級聯式共源共柵（Telescopic Cascode）結構不同，摺疊式結構通過將輸入級的輸出電流「摺疊」到另一個電源軌，利用電流鏡將電流重新導向共柵級，從而允許輸入晶體管和共柵晶體管使用不同類型的（N型或P型）MOSFET，這為提高輸出電壓擺幅帶來了顯著優勢。
- 核心特性： 高開環增益、高輸出阻抗、優良的頻率響應、較大的輸出電壓擺幅。
- 「摺疊」的含義： 指的是信號電流方向的改變，即輸入級的輸出電流通過電流源或電流鏡「拐彎」流向共柵級。
為何選擇摺疊式共源共柵放大器？其主要優勢
選擇摺疊式共源共柵放大器而非其他放大器架構，通常是基於其以下幾個顯著優勢：
- 更大的輸出電壓擺幅： 這是摺疊式結構最突出的優點。由於輸入級晶體管與共柵級晶體管不直接堆疊在同一條電流路徑上，它們各自的漏源電壓（VDS）可以獨立設置，從而為輸出電壓留下了更大的裕度，使其能夠更接近電源軌。在低電壓供電場景下，這一優勢尤為關鍵。
- 較高的開環增益： 與傳統共源放大器相比，共柵級有效地增加了輸出阻抗，從而顯著提升了放大器的總增益（A_v ≈ gm * R_out）。
- 良好的頻率響應： 共柵級具有很高的帶寬，因為它沒有密勒效應引起的輸入電容。雖然摺疊式結構引入了額外的電流鏡，但通過精心設計，仍能保持較寬的帶寬。
- 更好的共模抑制比（CMRR）和電源抑制比（PSRR）： 對於差分輸入摺疊式共源共柵放大器，其差分輸入結構和高輸出阻抗有助於抑制共模信號和電源噪聲。
- 對輸入共模電平的靈活性： 輸入晶體管和共柵晶體管可以採用不同類型的MOSFET（例如，N型輸入P型共柵，或P型輸入N型共柵），這使得輸入共模電壓範圍可以設計得更寬。
- 相對較低的噪聲： 儘管比簡單的共源放大器複雜，但通過優化晶體管尺寸和偏置電流，可以實現良好的噪聲性能。
摺疊式共源共柵放大器的工作原理與基本結構
理解其工作原理是進行摺疊式共源共柵放大器設計的基礎。以一個典型的N型輸入差分摺疊式共源共柵放大器為例，其基本結構包含以下幾個關鍵部分：
輸入差分對
通常由兩個匹配的NMOS晶體管（M1, M2）構成，其柵極作為差分輸入端（Vin+, Vin-）。它們將輸入電壓轉換為差分電流信號。
電流源/電流鏡
這是「摺疊」發生的核心。輸入差分對的漏極電流通過兩個大的P型MOSFET（M3, M4）作為電流源（或負載）或直接進入電流鏡。這些P型MOSFET將輸入差分對的輸出電流「拉」向下，並改變其方向，使其流入下一級的N型共柵晶體管。
共柵級
由兩個NMOS晶體管（M5, M6）構成，其源極連接到電流鏡的輸出，柵極連接到一個固定的偏置電壓（Vbias_cascode），漏極連接到輸出端。共柵級的主要作用是提高輸出阻抗和隔離輸入級與輸出負載，從而提升整體增益和帶寬。
偏置電路
為所有晶體管提供穩定的直流偏置電流和電壓，確保它們工作在飽和區，並設定所需的靜態工作點。
工作流程簡述： 輸入差分信號導致M1和M2的漏極電流發生差分變化。這些變化的電流被「摺疊」晶體管（M3/M4）捕獲，並作為共柵晶體管（M5/M6）的源極電流輸入。共柵晶體管將這些電流轉換為輸出電壓，同時保持高輸出阻抗，以獲得高電壓增益。由於M1/M2與M5/M6不是直接串聯，輸出節點的Vds可以有更大的擺幅。
核心設計考量：實現高性能摺疊式共源共柵放大器
成功的摺疊式共源共柵放大器設計需要綜合考慮以下關鍵參數和特性：
1. 開環增益（Open-Loop Gain）
- 決定因素： 主要取決於輸入對的跨導（gm_in）和輸出總阻抗（R_out）。R_out是共柵級輸出阻抗和其負載阻抗的並聯。
- 優化：
- 增大輸入晶體管的寬度（W）以提高gm。
- 增加共柵晶體管的尺寸以提高其輸出阻抗。
- 確保所有晶體管工作在飽和區，且溝道長度調製效應（λ）最小化。
- 使用高輸出阻抗的偏置電流源。
2. 輸出電壓擺幅（Output Voltage Swing）
- 決定因素： 由輸出節點上、下所有串聯晶體管的最小過驅動電壓（V_ov = VGS - Vth）之和決定。
- 優化：
- 選擇合適的偏置電流和晶體管尺寸，以最小化V_ov，同時保證足夠的gm。
- 摺疊式結構本身就具有先天優勢，但仍需確保電源軌到共柵晶體管源極的電壓足夠讓中間電流鏡晶體管保持飽和。
3. 帶寬與穩定性（Bandwidth & Stability）
- 決定因素： 主極點由輸出節點的大電容和高阻抗決定。次極點可能來自內部節點或共柵節點。
- 優化：
- 頻率補償： 對於高增益放大器，通常需要進行頻率補償以確保穩定性。最常見的方法是米勒補償（Miller Compensation），通過在輸出和內部節點之間添加一個補償電容（Cc）。這會引入一個主極點和一個零點。
- 零點抵消： 可以通過在米勒補償電容上串聯一個電阻（Rz）來抵消由米勒補償引入的非主導零點，從而提高相位裕度。
- 合理布局： 減小寄生電容，特別是輸出節點和高阻抗節點的寄生電容。
4. 功耗（Power Consumption）
- 決定因素： 主要由偏置電流和電源電壓決定。
- 優化：
- 權衡增益、帶寬和功耗。更高的增益和帶寬通常意味着更大的電流。
- 在滿足性能指標的前提下，盡量選擇最小的偏置電流。
5. 噪聲性能（Noise Performance）
- 決定因素： 主要來源於晶體管的熱噪聲和閃爍噪聲（1/f噪聲）。輸入差分對是主要的噪聲貢獻者。
- 優化：
- 增大輸入晶體管的尺寸（W/L），可以降低熱噪聲。
- 避免過小的L，因為閃爍噪聲與1/L^2成反比。
- 選擇合適的偏置電流，避免過低的電流導致噪聲佔主導。
- 確保共柵晶體管和電流鏡晶體管的噪聲貢獻儘可能小。
6. 共模抑制比（CMRR）與電源抑制比（PSRR）
- 決定因素： 差分輸入對的匹配程度、尾電流源的輸出阻抗、以及對電源軌變化的抑制能力。
- 優化：
- 精心設計尾電流源，使其具有儘可能高的輸出阻抗。
- 晶體管的良好匹配是提高CMRR的關鍵。
- 摺疊式共源共柵結構本身對PSRR有較好的表現，通過增加共柵晶體管的源極電壓對電源波動的隔離。
摺疊式共源共柵放大器設計步驟與優化策略
一個典型的摺疊式共源共柵放大器設計流程如下：
- 定義設計規格： 確定所需的增益、帶寬、輸出擺幅、功耗、噪聲等指標。
- 選擇晶體管類型與電源電壓： 根據工藝和應用需求，選擇NMOS/PMOS，並確定電源電壓。
- 確定輸入差分對尺寸（M1, M2）： 根據噪聲、輸入跨導和輸入共模範圍要求，初步確定W/L。
- 設計偏置電流源： 確定尾電流（Itail），並設計能提供穩定、高輸出阻抗的電流源。
- 設計電流鏡/摺疊級（M3, M4）： 確保它們在飽和區工作，並提供足夠的電流以偏置共柵級。考慮W/L匹配以確保電流複製的準確性。
- 設計共柵級（M5, M6）： 根據所需的輸出阻抗和電壓擺幅要求，確定W/L和偏置電壓。
- 輸出級設計（可選）： 如果需要驅動大負載或進一步提高輸出擺幅，可能需要增加一個獨立的輸出緩衝級。
- 頻率補償設計： 根據增益帶寬積和相位裕度要求，選擇合適的補償方案和補償電容/電阻值。
- 仿真與迭代： 使用SPICE等電路仿真工具進行全面的性能驗證，包括直流、交流、瞬態、噪聲仿真。根據仿真結果，調整晶體管尺寸、偏置電壓和補償參數，進行多次迭代優化。
- 版圖設計與寄生提取： 完成版圖設計，並進行寄生參數提取，然後進行后仿真驗證，以確保寄生效應不會嚴重影響性能。
優化策略：
- 電流縮放： 增加或減小偏置電流可以同時影響增益、帶寬、功耗和噪聲。
- 尺寸調整： 調整W/L比可以改變晶體管的跨導、輸出阻抗和本徵頻率。
- 偏置電壓精調： 微調共柵晶體管的偏置電壓可以優化其Vdsat和輸出阻抗。
- 布局優化： 減小寄生電容和電阻，尤其是對高阻抗節點和信號路徑。
- 多級放大器： 對於極高增益需求，可以考慮在摺疊式共源共柵放大器之後再添加一個共源放大級或推挽式輸出級。
應用領域
摺疊式共源共柵放大器因其卓越的性能，廣泛應用於以下領域：
- 高增益運算放大器（Op-Amps）： 作為高性能運算放大器的輸入或第一增益級。
- 模數轉換器（ADCs）和數模轉換器（DACs）： 作為採樣保持電路、緩衝器或比較器中的關鍵放大器。
- 模擬濾波器： 構建高Q值、高線性度的有源濾波器。
- 傳感器接口電路： 用於放大微弱的傳感器信號。
- 射頻集成電路（RFICs）： 在一些中低頻的RF前端應用中，作為LNA或混頻器。
挑戰與局限性
儘管摺疊式共源共柵放大器具有諸多優點，但在摺疊式共源共柵放大器設計過程中仍面臨一些挑戰和局限性：
- 晶體管數量增加： 相比簡單的共源放大器，摺疊式結構需要更多的晶體管，這意味着更大的芯片面積和更高的功耗。
- 偏置複雜度： 需要更複雜的偏置電路來為所有晶體管提供穩定的偏置電壓和電流。
- 額外的噪聲源： 摺疊路徑上的電流鏡晶體管也會引入額外的噪聲，儘管通常輸入差分對是主要的噪聲源。
- 設計複雜性增加： 更多的晶體管和節點意味着在穩定性分析、寄生效應管理上需要更細緻的設計。
- 輸出電阻有限： 雖然相對於共源級有顯著提升，但在某些極高增益應用中，可能仍需進一步增加輸出阻抗或增加增益級。
常見問題解答（FAQ）
以下是一些關於摺疊式共源共柵放大器設計的常見問題：
Q1: 如何提高摺疊式共源共柵放大器的增益？
A1: 提高摺疊式共源共柵放大器的增益主要通過兩種方式：一是增大輸入差分對的跨導（gm），可以通過增大輸入晶體管的寬度（W）實現；二是增大輸出總阻抗（R_out），這可以通過延長共柵晶體管的溝道長度（L）或使用更高輸出阻抗的電流鏡負載來實現。
Q2: 為何摺疊式共源共柵放大器比傳統共源共柵放大器輸出擺幅更大？
A2: 傳統（Telescopic）共源共柵放大器中，輸入晶體管和共柵晶體管是垂直堆疊的，這限制了它們上方電源軌和下方地線之間的電壓裕度，從而導致輸出擺幅受限。而摺疊式結構通過將輸入級的輸出電流「摺疊」到另一電源軌，使輸入晶體管和共柵晶體管不再直接堆疊，從而為輸出節點留出了更大的電壓空間，使其能夠更接近電源軌，實現更大的輸出擺幅。
Q3: 如何確保摺疊式共源共柵放大器的穩定性？
A3: 確保摺疊式共源共柵放大器穩定性的關鍵在於頻率補償。由於其高增益和多極點特性，通常需要米勒補償（通過在輸出和高阻抗內部節點之間添加補償電容Cc）來創造主極點，降低增益帶寬積。有時還會串聯一個電阻來抵消非主導零點，從而提高相位裕度。
Q4: 摺疊式共源共柵放大器在哪些應用中表現優異？
A4: 摺疊式共源共柵放大器特別適用於需要高增益、大輸出電壓擺幅和良好頻率響應的應用，例如高精度運算放大器、需要低電源電壓下工作的電路、模數/數模轉換器中的放大級、以及各種高性能模擬信號處理鏈路。
Q5: 摺疊式共源共柵設計有哪些主要挑戰？
A5: 主要挑戰包括：相比簡單放大器，晶體管數量更多，導致芯片面積和功耗增加；偏置電路設計更複雜，需要確保所有晶體管工作在理想區域；引入額外的電流鏡晶體管可能增加噪聲貢獻；以及在確保高增益和寬帶寬的同時，管理多個內部節點以保證穩定性的複雜性。
