在高速、高精度模擬集成電路設計領域，放大器作為核心構建模塊，其性能直接決定了整個系統的優劣。在眾多放大器拓撲中，摺疊式共源共柵放大器（Folded Cascode Amplifier）以其獨特的優勢，在追求寬共模輸入範圍、高增益和良好頻率響應的應用中佔據了舉足輕重的地位。本文將深入淺出地探討摺疊式共源共柵放大器的工作原理、核心優勢、典型應用場景以及在設計中需要考慮的關鍵因素，旨在為您提供一個全面而深入的理解。
摺疊式共源共柵放大器：概念解析
何為「共源共柵」（Cascode）？
在理解「摺疊式」之前，我們首先需要明確「共源共柵」（Cascode）的基本概念。共源共柵是一種通過將一個共源（或共發射極）級與一個共柵（或共基極）級串聯起來的電路配置。這種串聯的主要目的是顯著提高輸出阻抗、放大器的增益，並有效隔離輸入輸出，從而改善頻率響應和電源抑制比（PSRR）。共柵晶體管有效地「屏蔽」了共源晶體管的漏極電壓變化，使其工作在接近恆定電流的狀態，從而減小了米勒效應，提升了帶寬。
「摺疊式」的奧秘
與傳統的套筒式共源共柵（Telescopic Cascode）放大器不同，「摺疊式」的核心創新在於其獨特的電流路徑設計。在套筒式結構中，所有晶體管都工作在同一條直流電流路徑上，這使得輸入級的共模輸入電壓範圍受到嚴格限制，通常只能接近電源電壓的一側。而摺疊式設計允許輸入差分對（通常是PMOS）與輸出共柵級（通常是NMOS）在不同的直流電流路徑上工作。這意味著輸入信號可以被「摺疊」到另一個電壓電平，然後饋送到共柵級。這種「摺疊」結構最顯著的優勢是：
- 顯著拓寬了共模輸入電壓範圍（Input Common Mode Range, ICMR）：輸入級可以獨立於輸出級進行偏置，使得放大器能夠處理更寬範圍的輸入共模電壓，甚至可以接近地（或負電源）電位，這對於許多單電源或低壓應用至關重要。
- 更好的電源電壓適應性：在較低的電源電壓下，摺疊式結構更容易實現，因為它對每個晶體管的最小電壓裕量要求相對不那麼苛刻。
因此，「摺疊式」可以形象地理解為，通過巧妙的電流路徑重定向，使得電路在保持共源共柵高增益特性的同時，獲得了更靈活的輸入操作點。
工作原理深度剖析
摺疊式共源共柵放大器的基本結構通常由以下幾個部分組成：
- 輸入差分對：通常是兩個匹配的PMOS晶體管（或NMOS），它們接收差分輸入信號，並將其轉換為差分電流。
- 摺疊晶體管（Cascode Devices）：在PMOS輸入差分對的情況下，通常是兩個NMOS晶體管。它們位於輸入差分對的下方，將輸入對產生的電流「摺疊」到共柵級。
- 共柵級（Output Cascode Stage）：通常是兩個NMOS晶體管（或PMOS），它們與摺疊晶體管連接，形成高輸出阻抗的放大級。
- 電流源：提供穩定的偏置電流，確保所有晶體管工作在飽和區，並設定放大器的工作點。
信號路徑與增益實現
其工作原理可以簡化理解為：當差分輸入信號（Vin+和Vin-）施加到輸入差分對時，會引起流過這兩個晶體管的電流發生微小變化。這些差分電流變化被下方的摺疊晶體管所「捕獲」或「重定向」。例如，如果輸入差分對是PMOS，其漏極電流會流入摺疊晶體管的源極。摺疊晶體管的柵極通常連接到一個固定的偏置電壓。
隨後，這些摺疊后的電流通過共柵級的NMOS晶體管。共柵晶體管的柵極同樣連接到適當的偏置電壓。由於共柵級提供了極高的輸出阻抗，使得微小的電流變化能在輸出端產生巨大的電壓變化。具體來說，共柵晶體管的漏極是放大器的輸出節點。通過精密的偏置設計，輸出節點被優化以提供最大的輸出擺幅和線性度。
摺疊式共源共柵放大器的精妙之處在於，它將輸入級的差分電流有效「摺疊」並傳輸到下一級，同時利用共柵級的高輸出阻抗來確保整體的高電壓增益。這種結構有效地解耦了輸入級的共模電壓與輸出級的直流偏置，從而實現了寬廣的共模輸入範圍。
核心優勢與性能特點
摺疊式共源共柵放大器因其獨特的結構，在模擬IC設計中展現出多項顯著的性能優勢：
- 寬共模輸入範圍（ICMR）：這是其最顯著的優勢。由於輸入差分對與共柵級的電流路徑分離，輸入信號可以在更廣的電壓範圍內操作，這對於單電源供電或需要處理接近電源軌電壓信號的應用至關重要。
- 高增益：如同套筒式共源共柵，摺疊式設計也受益於其多級晶體管串聯結構帶來的高輸出阻抗，從而提供了非常高的開環電壓增益，通常能達到幾十到上百dB。
- 良好的頻率響應與帶寬：作為單級放大器，摺疊式共源共柵放大器通常具有較高的單位增益帶寬（Unity Gain Bandwidth, UGBW），這使得它適合於高速應用。儘管比多級放大器複雜，但由於共柵效應降低了米勒電容，其帶寬表現優於簡單的差分放大器。
- 高輸出阻抗：其輸出級呈現出極高的等效輸出阻抗，這使得它非常適合作為跨導放大器（Transconductance Amplifier, OTA），或者作為驅動下一級共源共柵或共漏極緩衝器的前置級。
- 良好的電源抑制比（PSRR）和共模抑制比（CMRR）：由於其差分輸入結構和內部的電流源偏置，摺疊式放大器能夠有效地抑制電源雜訊和共模干擾。
- 適用於低電壓應用：相比於套筒式結構，摺疊式在較低的電源電壓下更容易實現，因為其對每個串聯晶體管的電壓裕量要求相對寬鬆。
設計考量與挑戰
儘管摺疊式共源共柵放大器具有諸多優勢，但在實際設計中也面臨一些挑戰，需要設計師仔細權衡和優化：
- 器件數量與版圖面積：相較於簡單的差分放大器，摺疊式結構需要更多的晶體管（至少8個晶體管用於差分輸入、摺疊和共柵），這意味著更大的晶元面積和更高的設計複雜性。
- 偏置電路的複雜性：為了確保所有晶體管都工作在飽和區並獲得最佳性能，需要設計精密的偏置電路，為輸入對、摺疊管和共柵管提供穩定的柵極電壓。這會增加額外的功耗和電路複雜性。
- 雜訊性能：由於引入了額外的晶體管（摺疊管），可能會引入額外的熱雜訊，導致其雜訊性能可能略遜於設計良好的套筒式共源共柵放大器。優化雜訊需要仔細選擇晶體管尺寸和工作電流。
- 功耗：為了實現高增益和高帶寬，通常需要較大的偏置電流，這會增加總功耗。如何在功耗、增益和帶寬之間取得平衡是設計中的一個關鍵點。
- 輸出擺幅的限制：儘管ICMR較寬，但輸出擺幅仍然受到電源電壓和內部晶體管飽和電壓的限制。在高輸出阻抗的OTA模式下，通常需要額外的緩衝級來驅動低阻抗負載。
- 穩定性與頻率補償：雖然摺疊式共源共柵是單級結構，但其內部的高阻抗節點和寄生電容仍然可能導致不穩定性。對於某些應用，可能需要進行頻率補償（如米勒補償或零點補償）以確保放大器的穩定性。
典型應用場景
憑藉其優異的性能，摺疊式共源共柵放大器廣泛應用於各種模擬集成電路模塊中：
- 高精度模數轉換器（ADC）和數模轉換器（DAC）的驅動器/緩衝器：需要高線性度、高增益和寬動態範圍。
- 高Q值模擬濾波器：作為積分器或增益級，提供必要的放大和頻率響應。
- 鎖相環（PLL）中的誤差放大器：需要高增益和低雜訊，以實現精確的頻率鎖定。
- 高帶寬/高速數據通信電路：作為前端放大器，處理高速信號。
- 感測器介面電路：在需要放大微弱信號且輸入共模電壓變化較大的場景。
- 低功耗/低電壓模擬前端：在電源軌受限的移動設備或物聯網（IoT）應用中，提供高性能放大。
與套筒式共源共柵的比較
在模擬IC設計中，摺疊式共源共柵放大器經常與套筒式共源共柵放大器進行比較。兩者各有優勢和適用場景：
套筒式共源共柵（Telescopic Cascode）通常能提供更高的增益和更低的雜訊，因為其電流路徑更直接，寄生電容和晶體管數量相對更少。然而，其共模輸入範圍較窄，且對電源電壓要求較高，不適用於低壓或寬共模輸入範圍的應用。
相比之下，摺疊式共源共柵則以犧牲少許增益和可能引入額外雜訊為代價，換取了顯著拓寬的共模輸入範圍和更好的電源電壓適應性。這使得它在現代低壓、高集成度、寬動態範圍的模擬電路設計中更具靈活性和實用性。
設計師在選擇這兩種拓撲時，需要根據具體應用的需求，如電源電壓、共模輸入範圍、所需的增益、雜訊預算和功耗等因素進行權衡。
總結
摺疊式共源共柵放大器是模擬集成電路設計中一個極其重要且多功能的構建模塊。它通過巧妙的「摺疊」結構，成功地在高增益、高帶寬和寬共模輸入範圍之間找到了一個理想的平衡點，使其成為許多高性能模擬應用的首選。儘管在設計中需要應對偏置複雜性、功耗和雜訊等挑戰，但其獨特的優勢使其在低電壓、高精度和寬動態範圍的現代IC設計中扮演著不可或缺的角色。隨著半導體工藝的不斷發展和對低功耗、高性能模擬電路需求的持續增長，摺疊式共源共柵放大器的重要性將日益凸顯。
常見問題（FAQ）
如何選擇摺疊式與套筒式共源共柵放大器？
選擇主要取決於您的應用需求：如果最關鍵的是寬共模輸入範圍、低電源電壓適應性，那麼摺疊式是更好的選擇；如果您的設計可以容忍窄的輸入共模範圍，並且更看重極致的增益和最低的雜訊，那麼套筒式可能更適合。同時，功耗、版圖面積和設計複雜性也是需要考慮的因素。
為何摺疊式共源共柵放大器具有寬共模輸入範圍？
這是因為摺疊式結構允許輸入差分對與共柵晶體管工作在不同的直流電流路徑和電壓電平上。輸入級的偏置可以獨立於輸出級進行設置，使得輸入信號可以接近電源軌，從而大大拓寬了可接受的共模輸入電壓範圍。
如何改善摺疊式共源共柵放大器的雜訊性能？
改善雜訊性能可以從多個方面入手：增加晶體管的尺寸（增大W/L比）可以降低熱雜訊，但會增加寄生電容和功耗；增加偏置電流可以在一定程度上降低雜訊，但同樣會增加功耗；此外，選擇低雜訊的電流源和優化偏置點，以及合理布局以減少耦合雜訊，都是有效的策略。
摺疊式共源共柵放大器的主要應用場景有哪些？
它廣泛應用於需要高增益、高帶寬和寬共模輸入範圍的場合，例如高精度模數/數模轉換器（ADC/DAC）驅動器、高性能模擬濾波器、鎖相環（PLL）中的誤差放大器、高速數據通信前端以及各種低電壓、低功耗的感測器介面電路。
在設計摺疊式共源共柵放大器時，最關鍵的考量是什麼？
最關鍵的考量包括：如何在增益、帶寬、功耗和共模輸入範圍之間取得最佳平衡。這涉及到精確的晶體管尺寸設計、穩定的偏置電路實現、以及在必要時進行頻率補償以確保放大器的穩定性。
