在高速、高精度模拟集成电路设计领域，放大器作为核心构建模块，其性能直接决定了整个系统的优劣。在众多放大器拓扑中，折叠式共源共栅放大器（Folded Cascode Amplifier）以其独特的优势，在追求宽共模输入范围、高增益和良好频率响应的应用中占据了举足轻重的地位。本文将深入浅出地探讨折叠式共源共栅放大器的工作原理、核心优势、典型应用场景以及在设计中需要考虑的关键因素，旨在为您提供一个全面而深入的理解。
折叠式共源共栅放大器：概念解析
何为“共源共栅”（Cascode）？
在理解“折叠式”之前，我们首先需要明确“共源共栅”（Cascode）的基本概念。共源共栅是一种通过将一个共源（或共发射极）级与一个共栅（或共基极）级串联起来的电路配置。这种串联的主要目的是显著提高输出阻抗、放大器的增益，并有效隔离输入输出，从而改善频率响应和电源抑制比（PSRR）。共栅晶体管有效地“屏蔽”了共源晶体管的漏极电压变化，使其工作在接近恒定电流的状态，从而减小了米勒效应，提升了带宽。
“折叠式”的奥秘
与传统的套筒式共源共栅（Telescopic Cascode）放大器不同，“折叠式”的核心创新在于其独特的电流路径设计。在套筒式结构中，所有晶体管都工作在同一条直流电流路径上，这使得输入级的共模输入电压范围受到严格限制，通常只能接近电源电压的一侧。而折叠式设计允许输入差分对（通常是PMOS）与输出共栅级（通常是NMOS）在不同的直流电流路径上工作。这意味着输入信号可以被“折叠”到另一个电压电平，然后馈送到共栅级。这种“折叠”结构最显著的优势是：
- 显著拓宽了共模输入电压范围（Input Common Mode Range, ICMR）：输入级可以独立于输出级进行偏置，使得放大器能够处理更宽范围的输入共模电压，甚至可以接近地（或负电源）电位，这对于许多单电源或低压应用至关重要。
- 更好的电源电压适应性：在较低的电源电压下，折叠式结构更容易实现，因为它对每个晶体管的最小电压裕量要求相对不那么苛刻。
因此，“折叠式”可以形象地理解为，通过巧妙的电流路径重定向，使得电路在保持共源共栅高增益特性的同时，获得了更灵活的输入操作点。
工作原理深度剖析
折叠式共源共栅放大器的基本结构通常由以下几个部分组成：
- 输入差分对：通常是两个匹配的PMOS晶体管（或NMOS），它们接收差分输入信号，并将其转换为差分电流。
- 折叠晶体管（Cascode Devices）：在PMOS输入差分对的情况下，通常是两个NMOS晶体管。它们位于输入差分对的下方，将输入对产生的电流“折叠”到共栅级。
- 共栅级（Output Cascode Stage）：通常是两个NMOS晶体管（或PMOS），它们与折叠晶体管连接，形成高输出阻抗的放大级。
- 电流源：提供稳定的偏置电流，确保所有晶体管工作在饱和区，并设定放大器的工作点。
信号路径与增益实现
其工作原理可以简化理解为：当差分输入信号（Vin+和Vin-）施加到输入差分对时，会引起流过这两个晶体管的电流发生微小变化。这些差分电流变化被下方的折叠晶体管所“捕获”或“重定向”。例如，如果输入差分对是PMOS，其漏极电流会流入折叠晶体管的源极。折叠晶体管的栅极通常连接到一个固定的偏置电压。
随后，这些折叠后的电流通过共栅级的NMOS晶体管。共栅晶体管的栅极同样连接到适当的偏置电压。由于共栅级提供了极高的输出阻抗，使得微小的电流变化能在输出端产生巨大的电压变化。具体来说，共栅晶体管的漏极是放大器的输出节点。通过精密的偏置设计，输出节点被优化以提供最大的输出摆幅和线性度。
折叠式共源共栅放大器的精妙之处在于，它将输入级的差分电流有效“折叠”并传输到下一级，同时利用共栅级的高输出阻抗来确保整体的高电压增益。这种结构有效地解耦了输入级的共模电压与输出级的直流偏置，从而实现了宽广的共模输入范围。
核心优势与性能特点
折叠式共源共栅放大器因其独特的结构，在模拟IC设计中展现出多项显著的性能优势：
- 宽共模输入范围（ICMR）：这是其最显著的优势。由于输入差分对与共栅级的电流路径分离，输入信号可以在更广的电压范围内操作，这对于单电源供电或需要处理接近电源轨电压信号的应用至关重要。
- 高增益：如同套筒式共源共栅，折叠式设计也受益于其多级晶体管串联结构带来的高输出阻抗，从而提供了非常高的开环电压增益，通常能达到几十到上百dB。
- 良好的频率响应与带宽：作为单级放大器，折叠式共源共栅放大器通常具有较高的单位增益带宽（Unity Gain Bandwidth, UGBW），这使得它适合于高速应用。尽管比多级放大器复杂，但由于共栅效应降低了米勒电容，其带宽表现优于简单的差分放大器。
- 高输出阻抗：其输出级呈现出极高的等效输出阻抗，这使得它非常适合作为跨导放大器（Transconductance Amplifier, OTA），或者作为驱动下一级共源共栅或共漏极缓冲器的前置级。
- 良好的电源抑制比（PSRR）和共模抑制比（CMRR）：由于其差分输入结构和内部的电流源偏置，折叠式放大器能够有效地抑制电源噪声和共模干扰。
- 适用于低电压应用：相比于套筒式结构，折叠式在较低的电源电压下更容易实现，因为其对每个串联晶体管的电压裕量要求相对宽松。
设计考量与挑战
尽管折叠式共源共栅放大器具有诸多优势，但在实际设计中也面临一些挑战，需要设计师仔细权衡和优化：
- 器件数量与版图面积：相较于简单的差分放大器，折叠式结构需要更多的晶体管（至少8个晶体管用于差分输入、折叠和共栅），这意味着更大的芯片面积和更高的设计复杂性。
- 偏置电路的复杂性：为了确保所有晶体管都工作在饱和区并获得最佳性能，需要设计精密的偏置电路，为输入对、折叠管和共栅管提供稳定的栅极电压。这会增加额外的功耗和电路复杂性。
- 噪声性能：由于引入了额外的晶体管（折叠管），可能会引入额外的热噪声，导致其噪声性能可能略逊于设计良好的套筒式共源共栅放大器。优化噪声需要仔细选择晶体管尺寸和工作电流。
- 功耗：为了实现高增益和高带宽，通常需要较大的偏置电流，这会增加总功耗。如何在功耗、增益和带宽之间取得平衡是设计中的一个关键点。
- 输出摆幅的限制：尽管ICMR较宽，但输出摆幅仍然受到电源电压和内部晶体管饱和电压的限制。在高输出阻抗的OTA模式下，通常需要额外的缓冲级来驱动低阻抗负载。
- 稳定性与频率补偿：虽然折叠式共源共栅是单级结构，但其内部的高阻抗节点和寄生电容仍然可能导致不稳定性。对于某些应用，可能需要进行频率补偿（如米勒补偿或零点补偿）以确保放大器的稳定性。
典型应用场景
凭借其优异的性能，折叠式共源共栅放大器广泛应用于各种模拟集成电路模块中：
- 高精度模数转换器（ADC）和数模转换器（DAC）的驱动器/缓冲器：需要高线性度、高增益和宽动态范围。
- 高Q值模拟滤波器：作为积分器或增益级，提供必要的放大和频率响应。
- 锁相环（PLL）中的误差放大器：需要高增益和低噪声，以实现精确的频率锁定。
- 高带宽/高速数据通信电路：作为前端放大器，处理高速信号。
- 传感器接口电路：在需要放大微弱信号且输入共模电压变化较大的场景。
- 低功耗/低电压模拟前端：在电源轨受限的移动设备或物联网（IoT）应用中，提供高性能放大。
与套筒式共源共栅的比较
在模拟IC设计中，折叠式共源共栅放大器经常与套筒式共源共栅放大器进行比较。两者各有优势和适用场景：
套筒式共源共栅（Telescopic Cascode）通常能提供更高的增益和更低的噪声，因为其电流路径更直接，寄生电容和晶体管数量相对更少。然而，其共模输入范围较窄，且对电源电压要求较高，不适用于低压或宽共模输入范围的应用。
相比之下，折叠式共源共栅则以牺牲少许增益和可能引入额外噪声为代价，换取了显著拓宽的共模输入范围和更好的电源电压适应性。这使得它在现代低压、高集成度、宽动态范围的模拟电路设计中更具灵活性和实用性。
设计师在选择这两种拓扑时，需要根据具体应用的需求，如电源电压、共模输入范围、所需的增益、噪声预算和功耗等因素进行权衡。
总结
折叠式共源共栅放大器是模拟集成电路设计中一个极其重要且多功能的构建模块。它通过巧妙的“折叠”结构，成功地在高增益、高带宽和宽共模输入范围之间找到了一个理想的平衡点，使其成为许多高性能模拟应用的首选。尽管在设计中需要应对偏置复杂性、功耗和噪声等挑战，但其独特的优势使其在低电压、高精度和宽动态范围的现代IC设计中扮演着不可或缺的角色。随着半导体工艺的不断发展和对低功耗、高性能模拟电路需求的持续增长，折叠式共源共栅放大器的重要性将日益凸显。
常见问题（FAQ）
如何选择折叠式与套筒式共源共栅放大器？
选择主要取决于您的应用需求：如果最关键的是宽共模输入范围、低电源电压适应性，那么折叠式是更好的选择；如果您的设计可以容忍窄的输入共模范围，并且更看重极致的增益和最低的噪声，那么套筒式可能更适合。同时，功耗、版图面积和设计复杂性也是需要考虑的因素。
为何折叠式共源共栅放大器具有宽共模输入范围？
这是因为折叠式结构允许输入差分对与共栅晶体管工作在不同的直流电流路径和电压电平上。输入级的偏置可以独立于输出级进行设置，使得输入信号可以接近电源轨，从而大大拓宽了可接受的共模输入电压范围。
如何改善折叠式共源共栅放大器的噪声性能？
改善噪声性能可以从多个方面入手：增加晶体管的尺寸（增大W/L比）可以降低热噪声，但会增加寄生电容和功耗；增加偏置电流可以在一定程度上降低噪声，但同样会增加功耗；此外，选择低噪声的电流源和优化偏置点，以及合理布局以减少耦合噪声，都是有效的策略。
折叠式共源共栅放大器的主要应用场景有哪些？
它广泛应用于需要高增益、高带宽和宽共模输入范围的场合，例如高精度模数/数模转换器（ADC/DAC）驱动器、高性能模拟滤波器、锁相环（PLL）中的误差放大器、高速数据通信前端以及各种低电压、低功耗的传感器接口电路。
在设计折叠式共源共栅放大器时，最关键的考量是什么？
最关键的考量包括：如何在增益、带宽、功耗和共模输入范围之间取得最佳平衡。这涉及到精确的晶体管尺寸设计、稳定的偏置电路实现、以及在必要时进行频率补偿以确保放大器的稳定性。
